（原标题：三维芯片堆叠慧眼智行, 革新下一代计算架构）
公众号记得加星标??，第一时间看推送不会错过。
来源：内容编译自techxplore，谢谢。
通过采用由直接放置在动态随机存取存储器堆栈上方的处理单元组成的三维堆叠计算架构，开发了一种用于 3D 集成芯片的新型电源技术。
为了实现这一目标，研究人员开发了精密高速键合技术和粘合剂技术等关键技术。这些新技术有助于满足高性能计算应用的需求，这些应用既需要高内存带宽，又需要低功耗和低电源噪声。
从电视等简单的家用电器到笔记本电脑和智能手表，电子设备改变了我们的日常生活。半导体制造技术和芯片封装工艺的进步是这些电子设备爆炸式增长的关键。然而，在当今人工智能(AI) 和高性能计算时代，对更快、更高效处理器的需求仍未得到满足。
传统的系统级封装 (SiP) 方法利用焊料凸块将半导体芯片排列在二维平面 (2D) 上，但其尺寸受限，亟需开发新型芯片集成技术。为此，日本东京科学研究所 (Science Tokyo) 的一支研究团队构思了一种名为 BBCube 的创新型 2.5D/3D 芯片集成方法。此外，为了推动 BBCube 的实际应用，他们开发了三项关键技术。
他们的研究成果和结果最近在2025 年 5 月 27 日至 5 月 30 日举行的2025 IEEE 第 75 届电子元件和技术会议 (ECTC)上进行了展示慧眼智行。（感兴趣的朋友可以点击链接查阅：https://ectc.net/program/75-ECTCFinal-Web.pdf）
该研究团队由日本东京科学研究所（Science Tokyo）综合研究中心WOW联盟异构与功能集成部门的特聘教授Norio Chujo、Takayuki Ohba和其他科学家组成，最初开发了一种面朝下的晶圆上芯片（COW）工艺，以规避使用焊料互连的局限性。
他们利用喷墨技术和选择性粘合剂涂覆方法，成功地将不同尺寸的芯片顺序键合到 300 毫米华夫晶圆上，芯片间间距仅为 10 μm，最短贴装时间不到 10 毫秒。
在解释精确的 COW 工艺时，Chujo 评论道：“超过 30,000 个不同尺寸的芯片被制造到华夫晶圆上，实现了更快的键合速度，并且没有发生任何芯片脱落故障。”
为了实现这种精确高速的COW工艺，研究人员将注意力转向解决可能影响超薄晶圆多层堆叠的热稳定性问题。通过精心设计化学特性，他们开发了一种可用于COW和晶圆对晶圆工艺的新型粘合剂材料DPAS300。这种新型粘合剂由有机-无机混合结构组成，在实验研究中表现出了良好的粘合性和耐热性。
最后，为了实现高内存带宽并提升 BBCube 的电源完整性，科学家们采用了 3D xPU-on-DRAM 架构，并通过新的电源分配高速公路进行强化。这包括在 xPU 和 DRAM 之间嵌入电容器、在华夫晶圆上实现重新分布层，以及在晶圆通道和 DRAM 划线中放置硅通孔。
Chujo 强调 3D 堆叠计算架构的优势，他表示：“这些创新将数据传输所需的能量降低到传统系统的五分之一到二十分之一，同时还将电源噪声抑制到 50 mV 以下。”
总的来说，东京科学大学的研究人员开发的芯片集成技术有可能改变下一代计算架构。
https://techxplore.com/news/2025-06-3d-chip-stacking-method-traditional.html
*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。
今天是《半导体行业观察》为您分享的第4071期内容，欢迎关注。
加星标??第一时间看推送，小号防走丢
求推荐
中金汇融提示：文章来自网络，不代表本站观点。
沪深京指数
热点资讯
